今年5月，Cadence展示了首款DDR5內(nèi)存驗(yàn)證模組，DRAM來自美光，接口層自研，采用臺(tái)積電7nm工藝，數(shù)據(jù)率可達(dá)4400MT/s，也就是頻率高達(dá)4400MHz。

DDR5內(nèi)存主要提升在芯片容量，將超過16 Gb的單片芯片密度，當(dāng)然還有更高的性能和更低的功耗。DDR5預(yù)計(jì)將帶來4266至6400 MT / s的I / O速度，電源電壓降至1.1 V，允許的波動(dòng)范圍為3％（即±0.033V）。每個(gè)模塊使用兩個(gè)獨(dú)立的32/40位通道（不使用/或使用ECC）。此外，DDR5將具有改進(jìn)的命令總線效率（因?yàn)橥ǖ缹⒕哂衅渥约旱?位地址（添加）/命令（Cmd）總線），更好的刷新方案以及增加的存儲(chǔ)體組以獲得額外的性能。

展示會(huì)上Cadence就表示，與DDR4相比，改進(jìn)的DDR5功能將使實(shí)際帶寬提高36％，即使在3200 MT / s（此聲明必須進(jìn)行測(cè)試）和4800 MT / s速度開始，與DDR4-3200相比，實(shí)際帶寬將高出87％。